(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-236634

(43)公開日 平成8年(1996)9月13日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI	技術表示箇所
H01L	21/82			H 0 1 L 21/82	С
G06F	17/50			G 0 6 F 15/60	658E
				H 0 1 L 21/82	W

審査請求 未請求 請求項の数2 FD (全 6 頁)


(21)出願番号	特願平7-56795	(71)出願人	000191238
			新日本無線株式会社
(22)出顧日	平成7年(1995)2月22日		東京都中央区日本橋横山町3番10号
		(72)発明者	小笠原健一
			東京都豊島区西池袋1丁目17番10号 株式
			会社エヌ・ジェイ・アールセミコンダクタ
			内
		(72)発明者	秋田 晋一
			東京都豊島区西池袋1丁目17番10号 株式
			会社エヌ・ジェイ・アールセミコンダクタ
			内
		(74)代理人	• •
		VI DIVEN	万在工 政况 印列

(54) 【発明の名称】 半導体集積回路の配置配線方法

(57)【要約】

【目的】 パス配線の配線層の切り替わりを無くす

【構成】 バス配線経路をセル配置処理の前処理で設 定し、これを固定する。



1

【特許請求の範囲】

【請求項1】セル相互間を接続するための2本以上の信 号線からなるバスを配線する半導体集積回路の配置配線 方法において、最適化処理によって変更されない配線固 定領域を設定し、該配線固定領域内に上記バスの少なく とも一部を固定配線することを特徴とする配置配線方

【請求項2】上記配線固定領域の設定および上記バスの 固定配線処理を、セル配置処理の直前又は直後に行なう ようにしたことを特徴とする配置配線方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、スタンダードセル方式 で設計される半導体集積回路(LSI)の配置配線方法 に係り、特にバス配線について改良した配置配線方法に 関するものである。

[0002]

【従来の技術】図6は配置配線処理を行なうための従来 の装置(CAD装置)の概略プロックを示す図である。 入力装置1においてネットリスト等に基づく配線情報1 20 01、セル情報102、第1、第2の配線層の仕様等の 設計基準情報103が取り込まれ、処理装置2において セル配置処理202、配置したセルを避ける領域での仮 想配線処理203、より小面積となるようセル配置や配 線を調整するコンパクション処理204、最終的な実配 線処理205等が行なわれる。この処理装置2では、セ ル配置処理202→仮想配線処理203→コンパクショ ン処理204→セル配置処理202→・・・が繰り返 し行なわれ、チップ面積を小さくするための最適化が行 なわれる。3は記憶装置であって、処理装置2における 30 処理手順(プログラム)が予め記憶されており、また処 理結果のデータ等も記憶される。4は処理結果をプロッ 夕等に出力するための出力装置である。

【0003】図7は従来の配置配線の説明図である。5 はメモリ用等のプロックセル配置領域、6はスタンダー ドセル配置領域(横方向、縦方向)である。従来の配置 配線では、ブロックセルやスタンダードセルの配置を施 した後に、当該セル間の配線が施される。通常、図7に 示すように、LSIチップが垂直方向又は水平方向に配 線領域 a ~ g の順で順次 2 分割できるような場合、配線 40 はその分割と逆に、配線領域g~aの順に施される。

[0004]

【発明が解決しようとする課題】ところが、このような 配線方法では、多くのセル間を結線する2本以上の信号 線からなるパス配線がある場合に、例えば、図7におけ る配線領域結合部11では、バス配線層の切り替わりが 多発して、配線が混雑し配線領域が増加する。

【0005】図8は図7における配線領域a-bの間の 配線領域結合部11の部分を拡大した図である。8は第

(METAL2)、10は第1配線層8と第2配線層9 を接続するためのコンタクトである。この従来例では、 第1配線層8で配線されるパスB0~B2の間に、同様 の第1配線層8で配線される他の配線xが入ることによ り、その配線xを交差してパス配線の順番(ビット線の 縦方向の並びの順序)が入れ替わって、配線層の切り替 わりが生じ、配線領域が増加してチップサイズの増加を 招く。

【0006】このように、従来の配線方法では、仮想配 線処理203、コンパクション処理204等によって、 パスB0~B2が、パス以外の配線xと同一条件で配線 されるため、上記したようにバス配線層の切り替わりが 発生し、配線領域が増加したり、同一パス内において配 線長の差が大きくなって伝搬遅延時間にバラツキが生じ て特性に影響を与えるという問題が発生する。また、バ ス配線の位置およびビット線の並び順が指定できないた め、解析時にバス配線の位置が判り難くなるという問題 もあった。

【0007】本発明は、上記した問題点に着目したもの で、バス配線の配線層の切り替わりを無くして、チップ サイズの縮小化、特性の向上、解析の容易化等を図るこ とである。

[0008]

【課題を解決するための手段】このために第1の発明 は、セル相互間を接続するための2本以上の信号線から なるパスを配線する半導体集積回路の配置配線方法にお いて、最適化処理によって変更されない配線固定領域を 設定し、該配線固定領域内に上記バスの少なくとも一部 を固定配線するよう構成した。

【0009】第2の発明は、第1の発明に加えて、上記 配線固定領域の設定および上記バス配線処理を、セル配 置処理の直前又は直後に行なうよう構成した。

[0010]

【作用】本発明では、配線固定領域にバス配線およびバ ス内の信号線の並び順が予め固定されるので、事後的な 仮想配線処理やコンパクション処理においてそのパス配 線層に切り替わりが発生することが防止され、配線領域 の増大や配線長のバラツキ等が解消される。

[0011]

【実施例】以下、本発明の実施例を説明する。図1は配 置配線処理を行なうための装置の概略プロックを示す図 である。本実施例では、入力装置1において、配線情報 101、セル情報102、設計基準情報103等の従来 と同様の情報に加えて、固定配線情報104が取り込ま れる。また、処理装置2では、まず配線固定処理201 が行なわれて配線固定領域が設定され、そこにバス配線 が行なわれる。その後に、セル配置処理202、仮想配 線処理203、コンパクション処理204、実配線処理 205等が行なわれる。この処理装置2では、セル配置 1 配線層 (METAL1)、9はその上層の第2配線層 50 処理202→仮想配線処理203→コンパクション処理

3

204→セル配置処理202→・・・が繰り返し行な われ、従来と同様にチップ面積を小さくするための最適 化が行なわれるが、このとき配線固定領域に設定された バス配線は変更されない。

【0012】図2は本実施例の配置配線を説明するため の図である。本実施例では、まずバス配線固定領域 7 が 設定され、そこにパスB0~B2が配線される(配線固 定処理)。そしてその後にプロックセル配置領域5やス タンダードセル配置領域6が設定され、そこへのセルの 配置が行なわれる(セル配置処理)。さらに、その後 10 のパス配線を変更しないように行なう。 に、配線領域g~aの順に各配線領域の配線が行なわれ るが、このときこの領域 a~gとパス配線固定領域7と の間、セル5、6との間の配線も行なわれる(仮想配線 処理)。

【0013】図3は図2における配線領域a-bの間を 拡大した図である。第1配線層8で配線されるパスB0 ~B2の大部分はパス配線固定領域7内に配線されてお り、他の配線xはそのバス配線固定領域7の外側に配線 されている。したがって、同一配線領域内でのバス配線 層の切り替わり(ビット線の並びの順序の変化)は全く 20 なる。 起こらない。このため、配線層切り替わりによる配線領 域の増加が防止でき、チップサイズ縮小化や伝搬遅延時 間のバラツキ減少を図ることができる。また、バス配線 経路やビット線の順番が固定されるので、後の工程で配 線経路変更や製造後の解析が容易となる。

【0014】次に具体的な例を説明する。図4に示す論 理回路の配置配線を考える。図4において、X1はアン ドゲート(AND 2)、X 2はオアゲート(OR 2)、 X3はナンドゲート(NAND2)、X4~X9はパッ ファ (BUF) である。ここで、パッファX4~X7と 30 る。 アンドゲートX1、オアゲートX2の間を接続するバス BUS (0) ~BUS (3) の配線を固定する場合につ いて説明する。

【0015】図5は入力装置1における配線情報10 1、セル情報102、設計基準情報103、配線固定情 報104を示す図である。配線固定情報104では、バ スBUS(0)~BUS(3)の固定が設定されてい る。この配線固定情報104が配線情報101に取り込 まれると、そのパスBUS (0)~BUS (3) のノー

ドデータにフラグ(*印)がたつ。自動配置配線プログ ラムでは、このフラグがたっている配線に関して、人手 で領域や経路を固定させるようにすることができ、また 他の配線に対して優先的に配線させることもできる。

【0016】なお、上記実施例ではセル配置処理に先だ って配線固定処理を行なう場合について説明したが、セ ル配置処理の後の通常の仮想配線処理の前段階で配線固 定処理を行なう場合でも、同様の作用効果がある。但 し、この場合、最適化処理は、配線固定領域7やそこで

[0017]

【発明の効果】以上から本発明によれば、予め配線固定 領域を設けてそこにパスを配線して固定状態にするので バス配線経路が固定され、最適化処理により同一配線領 域内においてバス配線の配線層の切り替わりが発生する ことは皆無となる。したがって、バス配線の集中や配線 長のバラツキを防止でき、チップサイズの縮小化や配線 遅延の短縮化ができる。また、バス配線の位置や経路が 明確であるので、事後的な配線経路変更や解析も容易と

【図面の簡単な説明】

【図1】 本発明の一実施例の配置配線装置の概略プロ ック図である。

【図2】 本実施例の配置配線の説明図である。

【図3】 図2における一部の配線の拡大図である。

【図4】 論理回路の回路図である。

【図5】 図4の論理回路の配置配線のための入力デー 夕の説明図である。


【図 6】 従来の配置配線装置の概略プロック図であ


【図7】 従来の配置配線の説明図である。

【図8】 図7における一部の配線の拡大図である。 【符号の説明】


1:入力装置、2:処理装置、3:記憶装置、4:出力 装置、5:プロックセル配置領域、6:スタンダードセ ル配置領域、7:バス配線固定領域、8:第1配線層、 9:第2配線装置、10:コンタクト、11:配線領域 結合部。

[図1]













【図5】









【図6】

